(19)国家知识产权局 (12)实用新型专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 20212345 6179.6 (22)申请日 2021.12.31 (73)专利权人 宁波麦度智联科技股份有限公司 地址 315000 浙江省宁波市高新区 聚贤路 587弄15号3#楼5-1 (72)发明人 董晓倩　徐修山　舒红玲　刘军生　 (74)专利代理 机构 杭州斯可 睿专利事务所有限 公司 33241 专利代理师 林天哲 (51)Int.Cl. H02J 7/00(2006.01) (54)实用新型名称 用于终端设备的 晶体管大电流充电 电路 (57)摘要 本实用新型涉及一种用于终端设备的晶体 管大电流充电电路， 通过将第一PNP三极管Q1与 第二PNP三极管Q3的基极与第一NMOS管Q2与第二 NMOS管Q4的漏极相连， 并将第一NMOS管Q2与第二 NMOS管Q4的源极与控制芯片U1的VDRIVE信号引 脚连接， 组成的电流控制回路， 将第一PNP三 极管 Q1与第二PNP三极管Q3的集电极电流相加， 从而 增大充电电路内的充电电流， 同时通过电流控制 回路内设置的电阻R3与电阻R9控制第一PNP三 极 管Q1与第二PNP三极管Q3的电流均衡， 使得第一 PNP三极管Q1集电极电流与第二PNP三极管Q3集 电极电流相同， 从而实现将充电电流和电压稳定 在一个合适区间的同时， 增大了充电电流， 加快 了充电时间的目的。 权利要求书1页 说明书4页 附图1页 CN 217720745 U 2022.11.01 CN 217720745 U 1.一种用于终端设备的晶体管大电流充电电路， 主要包括充电接口VCHG与控制单元 U1， 其特征在于所述的充电接口VCHG上连接有电阻R4， 且充电接口VCHG上同时还与控制单 元U1中设有的VCHG_D信 号引脚连接， 充电接口VCHG与电阻R4的之间设有第一PNP三极管Q1 与第二PNP三极管Q3， 第一PNP三极管Q1与第二PNP三极管Q3的基极上分别连接有第一NMOS 管Q2与第二NMOS管Q4， 第一NMOS管Q2与第二NMOS管Q4中的源极分别与控制单元U1中设有的 VDRIVE信号引脚连接， 所述的电阻R4与电池B1的正极连接， 电池B 1的负极与控制单元U1中 设有的GND信号引脚连接， 且电池B1的负极与控制单元U1 中设有的GND信号引脚之间设置电 阻R5。 2.根据权利要求1所述的用于终端设备的晶体管大电流充电电路， 其特征在于所述的 充电接口VCHG与VCHG_D信号引脚的接线上设有电阻R1， 所述的电阻R1与第一NMOS管Q2的栅 极之间设有电阻R2， 且电阻R 1与第二NMOS管Q4的栅极之间设有电阻R8。 3.根据权利要求2所述的用于终端设备的晶体管大电流充电电路， 其特征在于所述的 第一NMOS管Q2的源极与控制单元U1中设有的VDRIVE信号引脚之间的接线上设有电阻R3， 第 二NMOS管Q4的源极与控制单 元U1中设有的VDRIVE信号引脚之间的接线上设有电阻R9。 4.根据权利要求3所述的用于终端设备的晶体管大电流充电电路， 其特征在于所述的 电阻R4两端分别与控制单 元U1中设有的VBAT信号引脚与ISENSE信号引脚连接 。 5.根据权利要求4所述的用于终端设备的晶体管大电流充电电路， 其特征在于所述的 电阻R5中靠近电池B1负极的一端与控制单元U1 中设有的SENSEP引脚连接， 且电阻R5中靠近 电池B1负极的一端与SENSEP引脚之间设有电阻R6； 电阻R5中靠近GND信号引脚的一端与控 制单元U1中设有的SENSEN引脚连接， 且电阻R5中GND信 号引脚的一端与SENSEN引脚之间设 有电阻R7。 6.根据权利要求5所述的用于终端设备的晶体管大电流充电电路， 其特征在于所述的 电阻R1＝100欧姆、 电阻R2＝10*1000欧姆、 电阻R3＝200欧姆、 电阻R4＝0.068欧姆、 电阻R5 ＝0.02欧姆、 电阻R6＝电阻R7＝10 00欧姆、 电阻R8＝10 *1000欧姆、 电阻R9＝20 0欧姆。权　利　要　求　书 1/1 页 2 CN 217720745 U 2用于终端设 备的晶体 管大电流充电 电路 技术领域 [0001]本实用新型涉及充电电路技术领域， 具体涉及用于终端设备的晶体管大电流充电 电路。 背景技术 [0002]由于智能电源管理和高集成度方面不断创新， 目前电子产品逐渐微型化、 功能性 逐渐增强， 使用时间延长， 电子产品的小 型化同时也限制了产品内的电池容量， 在现有技术 中电子产品内大多数采用的三极管充电电路， 整个充电过程以一个恒定的电流进行充电， 造成充电时间过长， 存在充电效率低， 充电 电流受限于三极管最大功率的缺 点。 发明内容 [0003]为了解决上述问题， 本实用新型提供了一种将充电电流和电压稳定在 一个合适区 间的同时， 增大了充电 电流， 加快了充电时间的用于终端设备的 晶体管大电流充电 电路。 [0004]为了到达上述目的， 本实用新型设计的用于终端设备的晶体管大电流充电电路， 主要包括充电接口VCHG与控制单元U1， 所述的充电接口  VCHG上连接有电阻R4， 且充电接口 VCHG上同时还与控制单元U1中设有的VCHG_D信号引脚连接， 充电接口VCHG与电阻R4的接线 上设有第一PNP三极管Q1与第二PNP三极管Q3， 第一PNP三极管Q1与第二PNP  三极管Q3的基 极上分别连接有第一NMOS管Q2与第二NMOS管Q4， 第一NMOS管Q2与第二NMOS管Q4中的源极分 别与控制单元U1中设有的VDRIVE信号引脚连接， 所述的电阻R4与电池B1的正极连接， 电池   B1的负极与控制单元U1 中设有的GND信号引脚连接， 且电池B1的负极与GND信号引脚之间设 置电阻R5。 这种结构的设置通过第一PNP三极管  Q1与第二PNP三极管Q3的设置， 同时将第一 NMOS管Q2与第二NMOS  管Q4与控制单元U1连接， 形成稳定的控制回路， 使得第一PNP三极管   Q1的集电极电流Ic1和PNP三级管Q3的集电极电流Ic3的相加值为该充电电路内的充电电 流， 从而实现增大充电 电路内充电 电流加快充电速度的目的。 [0005]进一步的方案是， 所述的充电接口VCHG与VCHG_D信号引脚的接线上设有电阻R1， 所述的电阻R1与第一NMOS管Q2的栅极之间设有电阻R2， 且电阻R1与第二NMOS管Q4的栅极之 间设有电阻R8。 这种结构通过电阻R1与电阻R2构成分压网络， 电阻R1同时还与电阻R8构成 分压网络， 分压后的电压值为VCHG_D， 用于检测充电器是否插入， 且电阻R2  与电阻R8的设 置能够保护NMOS管Q2与NMOS管Q 4中的栅极， 防止浪涌大电流击穿 NMOS管栅极。 [0006]更进一步的方案是， 所述的第一NMOS管Q2的源极与控制单元U1  中设有的VDRIVE 信号引脚之间的接线上设有电阻R3， 第二NMOS管Q4  的源极与控制单元U1中设有的VDRIVE 信号引脚之间的接线 上设有电阻  R9。 这种结构通过电阻R3和电阻R9均衡第一PNP三极管Q1 的充电电流和第二PNP三极管Q3的充电电流， 避免流过第一PNP三极管Q1和第二  PNP三极管 Q3电流产生较大的电流差， 影响充电 电路寿命。 [0007]更进一步 的方案是， 所述的电阻R4两端分别与控制单元U1中设有的  VBAT信号引 脚与ISENSE信号引脚连接。 这种结构通过电流经过电阻R4  时， 产生的电压降落， 具体为当说　明　书 1/4 页 3 CN 217720745 U 3