(19)国家知识产权局 (12)发明 专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 202210529128.1 (22)申请日 2022.05.16 (65)同一申请的已公布的文献号 申请公布号 CN 114629665 A (43)申请公布日 2022.06.14 (73)专利权人 百信信息技术有限公司 地址 030000 山西省太原市山西综改示范 区太原唐槐园区横河西二巷5号百信 信创产业基地6号楼3层3 01-310 (72)发明人 唐道光　王宪朝　张瑞珍　庄杰　 张旭　 (74)专利代理 机构 太原九得专利代理事务所 (普通合伙) 14117 专利代理师 高璇 (51)Int.Cl. H04L 9/32(2006.01) H04L 9/08(2006.01)(56)对比文件 CN 1045796 56 A,2015.04.2 9 CN 113312303 A,2021.08.27 CN 102360282 A,2012.02.2 2 CN 102739396 A,2012.10.17 CN 111324383 A,2020.0 6.23 WO 017612 9 A2,2001.10.11 CN 111767586 A,2020.10.13 US 201717 7245 A1,2017.0 6.22 王腾飞等.SM2 专用指令协处 理器设计与实 现. 《计算机 工程与应用》 .2020, Mohammed Nabe el ET AL.CoPH EE: Co- processor for Partial ly Homomorphic Encrypted Executi on. 《2019 IE EE Internati onal Symposium o n Hardware Oriented Security and Trust (HOST)》 .2019, 审查员 杨萍 (54)发明名称 一种用于可信计算的硬件平台 (57)摘要 本发明提供的一种用于可信计算的硬件平 台， 包括主处理器和协处理器,主处理器和协处 理器之间通过扩展密码接口进行数据传输;协处 理器上设置有算法协处理器、 密码算法控制器和 真随机数发生器； 算法协处理器， 用于实现SM2算 法、 SM3算法和SM4算法的运算;密码算法控制器， 用于通过扩展密码接口接收来自主处理器的指 令,并对指令进行译码； 根据译码后的指令协调 算法协处理器进行运算， 将算法协处理器的运算 结果通过扩展密码接口发送给主处理器或存储 器;真随机数发生器， 用于产生多种长度的真随 机数， 并配合算法协处理器进行运算； 本发明具 有运算速度较快、 安全性较高的有益效果， 适用 于可信计算领域。 权利要求书3页 说明书10页 附图5页 CN 114629665 B 2022.07.29 CN 114629665 B 1.一种用于可信计算的硬件平台， 其特征在于： 包括： 用于可信计算的主处理器 （10） 和 用于可信密码处理的协处理器 （20）,所述主处理器 （10） 和协处理器 （20） 之间通过扩展密码 接口 （30） 进行数据传输; 所述协处理器 （20） 上设置有： 算法协处理器 （201） 、 密码算法控制器 （202） 和真随机数 发生器 （20 3） ； 所述算法协处 理器 （201） ， 用于实现SM2算法、 SM 3算法和SM4 算法的运 算; 所述密码算法控制器 （202） ， 用于通过扩展密码接 口 （30） 接收来自主处理器 （10） 的指 令,并对指令进行译码； 以及根据译码后的指 令协调算法协处理器进 行运算， 并协调完成算 法协处理器 （201） 上的算法之间的信息传输； 以及将算法协处理器 （201） 的运算结果通过扩 展密码接口 （3 0） 发送给主处 理器 （10） 或存 储器; 所述真随机数发生器 （203）， 用于产生多种长度的真随机数， 并配合算法协处理器 （201） 进行运 算； 所述的算法协处理器 （201） 包括： SM2算法协处理器 （2011） 、 SM3算法协处理器 （2012） 和 SM4算法协处 理器 （2013） ； 所述SM2算法协处理器 （2011） 包括： 密钥派生模块 （20111） 、 公钥生成模块 （20112） 、 公 钥加密模块 （201 13） 和数字签名模块 （201 14） ; 密钥派生模块 （20111） ， 用于从共享秘密比特串中派生出与明文等长的密钥数据， 加密 明文数据； 公钥生成模块 （201 12） ， 用于计算随机数和椭圆曲线基点的乘积， 求 算结果坐标； 公钥加密模块 （201 13） ， 包括： 加密子模块 （201 131） 和解密子模块 （201 132） ； 加密子模块 （201131） ， 用于通过随机数和明文数据， 依据SM2密码算法中的公钥加密算 法规则， 产生由C1、 C2和C 3三部分拼接而成的密文， 通过扩展密码接口 （3 0） 传输至存储器； 解密子模块 （201132） ， 用于通过私钥和密文数据， 依据SM2密码算法的解密算法规则 进 行解密； 数字签名模块 （201 14） ， 包括： 签名模块 （201 141） 和验签模块 （201 142） ； 签名模块 （201141） ， 用于通过待签名消息和用户的可辨别标识， 根据SM2密码算法中的 数字签名算法规则， 得到用户签名， 将用户签名通过扩展密码接口 （3 0） 传输至存储器； 验签模块 （201142） ， 用于对收到的用户签名， 根据SM2密码算法中的数字签名的验证规 则， 对签名消息进行验签， 如， 验证通过， 将正确信息返回至主处理器 （10） ； 否则， 将错误信 息返回至主处 理器 （10） 。 2.根据权利要求1所述的一种用于可信计算的硬件平台， 其特征在于： 所述主处理器 （10） 包括： 基于RISC ‑V指令集的五级流水线结构， 第一级为取指级 （101） ， 第二级为译码级 （102） ， 第三级为控制级 （10 3） ， 第四级为执 行级 （104） ， 第五级为写回级 （10 5） 。 3.根据权利要求2所述的一种用于可信计算的硬件平台， 其特征在于： 所述取指级 （101） ， 用于从指令寄存器中取回当前指令， 并计算下一条指令的地址； 在从取回指令的同 周期内， 进行译码运 算， 以及分支预测操作； 所述译码级 （102） ， 用于对取指级 （101） 中取回的指令进行译码， 确定当前指令是通往 主处理器 （10） 还 是协处理器 （20） ； 如， 当前指令是通往主处理器 （10） ， 则对指令进行进一步 译码；权　利　要　求　书 1/3 页 2 CN 114629665 B 2所述控制级 （103） ， 用于将针对主处理器 （10） 操作的处理信号送入执行级 （104） ； 或将 针对协处理器 （20） 操作的指令信息、 控制信号和源操作数， 通过扩展密码接口 （30） 送入协 处理器 （20） 中； 所述执行级 （104） ， 用于进行指令的运算操作和数据访存操作； 以及根据指令需求， 把 对应的源操作数送入ALU单 元进行指令运 算； 所述写回级 （10 5） ， 用于将执 行级 （104） 的数据结果写回寄存器堆。 4.根据权利要求2所述的一种用于可信计算的硬件平台， 其特征在于： 所述扩展密码接 口 （30） 包括： 请求通道 （301） ， 用于使主处理器 （10） 在控制级 （103） 阶段将指令信息和源操作数发送 给协处理器 （20） ； 响应通道 （3 02） ， 用于使协处 理器 （20） 将处 理后的结果传输 至主处理器 （10） ； 存储器请求 通道 （303） ， 用于使协处 理器 （20） 向主处 理器 （10） 发起存 储器读写请求； 存储器响应通道 （3 04） ， 用于使 主处理器 （10） 向协处 理器 （20） 返回存 储器的读写结果。 5.根据权利要求1所述的一种用于可信计算的硬件平台， 其特征在于： 所述SM3算法协 处理器 （2012） 包括： 输入控制器 （20121） 、 扩展模块 （2 0122） 、 迭代压缩模块 （2 0123） 、 迭代 计 数器 （20124） 和迭代寄存器 （20125） ； 所述输入控制器 （20121） ， 用于从SM3算法协处理器 （2012） 的缓存中按字提取明文数 据， 存入对应寄存器， 并按512bit进行分组后， 发送至扩展模块 （2012 2） 进行扩展； 以及提取缓存中的空信号， 以控制迭代计数器 （20124） 的复位和迭代寄存器 （20125） 写 回缓存； 所述扩展模块 （20122） ， 用于通过SM3算法将每组512bit的数据则按字扩展， 扩展后形 成132个字； 其中： 1个字为32bit ; 所述迭代压缩模块 （20123） ， 用于通过压缩函数对扩展模块 （20122） 的132个字进行压 缩， 压缩后的值发送至SM 3算法协处 理器 （2012） 的输出端； 所述迭代计数器 （20124） ， 用于控制迭代压缩模块 （20123） 的压缩函数的数据取自初始 值还是上一次迭代的数据； 所述迭代寄存器 （20125） ， 用于存放每次迭代后的数值， 以便为下一次压缩函数使用； 其中， 迭代计数器 （20124） 的初始值 为0， 每次迭代压缩计算， 迭代计数器加1； 当迭代